芯片封裝連接性驗證工具
通過提取芯片和封裝設(shè)計之間的連接關(guān)系來驗證集成電路系統(tǒng)連接性。
提早完成I/O pad配置規(guī)劃和封裝連接性驗證流程,縮短產(chǎn)品上市周期。
高效率芯片到封裝無縫連接驗證。
在封裝設(shè)計早期實現(xiàn)芯片到封裝的零誤差連接
友好的GUI界面提供靈活且易于使用的調(diào)試環(huán)境
以用戶為導(dǎo)向的芯片到封裝標準規(guī)范
調(diào)試周期短、可減少設(shè)計迭代時間
支持各種封裝類型
高效的溝通工具
封裝設(shè)計
接口
RDL層
后端設(shè)計
IO Pad & Bump
配置規(guī)劃